1. 项目概况
人工智能和深度学习已成为当今最热门的领域之一,并在目标检测,图像分类,语音识别等任务上取得了前所未有的准确性。随着移动设备和物联网技术的发展,将深度学习算法部署在边缘设备上是一种趋势。然而深度学习有着计算量密集,存储需求大的特点,往往需要百万次的乘加操作和几十兆的权重、中间层结果的存储,对其在计算和存储资源受限的边缘设备上高效执行提出了挑战。
为了解决上述问题,本项目实现了从上层软件框架到底层硬件IP的GDS实现的全套AI处理器相关技术的开发,包括支持各种AI算法及DSP算子(如FFT)的开发的编译器框架、支持RISC-V,ARM总线的可级联扩展的处理器IP及其版图实现,基于上述AI处理器IP及RISC-V核的集成处理芯片等。
用户可通过集成相关IP设计实现高性能AI处理器芯片及其编译开发环境,相关 AI加速器IP通过FPGA及28nm工艺流片验证,关键性能指标如下: